XA6SLX25-2CSG324Q（Selges fra lager med original emballasje）

produktegenskaper:

Generell beskrivelse:

Xilinx Automotive (XA) Spartan®-6-familien av FPGA-er gir ledende systemintegrasjonsevner med lavest totalkostnad for store bilapplikasjoner.Familien på ti medlemmer leverer utvidede tettheter fra 3 840 til 101 261 logiske celler og raskere, mer omfattende tilkobling.XA Spartan-6-familien er bygget på en moden 45 nm laveffekts kobberprosessteknologi som gir den optimale balansen mellom kostnader, kraft og ytelse, og tilbyr en ny, mer effektiv, dobbeltregister 6-inngangs oppslagstabell (LUT) ) logikk og et rikt utvalg av innebygde systemnivåblokker.Disse inkluderer 18 Kb (2 x 9 Kb) blokk-RAM-er, andre generasjons DSP48A1-slicer, SDRAM-minnekontrollere, forbedrede klokkeadministrasjonsblokker med blandet modus, SelectIO™-teknologi, strømoptimerte høyhastighets serielle sender/mottakerblokker, PCI Express®-kompatible endepunktblokker , avanserte strømstyringsmoduser på systemnivå, automatisk oppdage konfigurasjonsalternativer og forbedret IP-sikkerhet med AES og Device DNA-beskyttelse.Disse funksjonene gir et rimelig programmerbart alternativ til tilpassede ASIC-produkter med enestående brukervennlighet.XA Spartan-6 FPGA-er tilbyr den beste løsningen for fleksible og skalerbare høyvolumslogikkdesign, parallelle DSP-behandlingsdesign med høy båndbredde og kostnadssensitive applikasjoner der det kreves flere grensesnittstandarder.XA Spartan-6 FPGA-er er det programmerbare silisiumgrunnlaget for målrettede designplattformer som leverer integrerte programvare- og maskinvarekomponenter som gjør det mulig for designere å fokusere på innovasjon så snart utviklingssyklusen deres begynner.Sammendrag av XA Spartan-6 FPGA-funksjoner • XA Spartan-6-familie: • XA Spartan-6 LX FPGA: Logikkoptimalisert • XA Spartan-6 LXT FPGA: Høyhastighets seriell tilkobling • Biltemperaturer: • I-grad: Tj = – 40°C til +100°C • Q-klasse: Tj = –40°C til +125°C • Bilstandarder: • Xilinx er ISO-TS16949-kompatibel • AEC-Q100-kvalifisering • Dokumentasjon for produksjonsdelgodkjenning (PPAP) • Utover AEC-Q100-kvalifisering er tilgjengelig på forespørsel • Designet for lave kostnader • Flere effektive integrerte blokker • Optimalisert utvalg av I/O-standarder • Forskjøvede pads • Høyvolums plastikktrådbundne pakker • Lav statisk og dynamisk kraft • 45 nm prosessoptimalisert for kostnad og lav strøm • Dvalemodus for strømnedsettelse for null strøm • Suspend-modus opprettholder tilstand og konfigurasjon med multipin vekking, kontrollforbedring • Høy ytelse 1,2V kjernespenning (LX og LXT FPGAer, -2 og -3 hastighetsgrader) • Multispennings, multistandard SelectIO grensesnittbanker • Opptil 1 080 Mb/s dataoverføringshastighet pr.differensial I/O • Valgbar utgangsstasjon, opptil 24 mA per pin • 3,3V til 1,2VI/O standarder og protokoller • Lavpris HSTL- og SSTL-minnegrensesnitt • Overholdelse av hot swap • Justerbare I/O-svinghastigheter for å forbedre signalintegriteten • Høyhastighets GTP serielle transceivere i LXT FPGA-ene • Opptil 3,2 Gb/s • Høyhastighetsgrensesnitt inkludert: Serial ATA og PCI Express • Effektive DSP48A1-skiver • Høyytelses aritmetikk og signalbehandling • Rask 18 x 18 multiplikator og 48 -bitakkumulator • Mulighet for pipelining og kaskade • Pre-adder for å hjelpe filterapplikasjoner • Integrerte minnekontrollerblokker • DDR, DDR2, DDR3 og LPDDR-støtte • Datahastigheter opptil 800 Mb/s • Multi-port bussstruktur med uavhengig FIFO til reduser designtidsproblemer • Rikelig med logikkressurser med økt logikkkapasitet • Valgfritt skiftregister eller distribuert RAM-støtte • Effektive 6-inngangs LUT-er forbedrer ytelsen og minimerer kraften • LUT med doble flip-flops for pipeline-sentriske applikasjoner • Block RAM wmed et bredt utvalg av granularitet • Rask blokk-RAM med byte-skriveaktivering • 18 Kb-blokker som valgfritt kan programmeres som to uavhengige 9 Kb-blokk-RAM-er • Clock Management Tile (CMT) for forbedret ytelse • Lav støy, fleksibel klokkefunksjon • Digital Clock Managers (DCM) eliminerer klokkeskjevhet og driftssyklusforvrengning • Phase-Locked Loops (PLLs) for lav-jitter-klokking • Frekvenssyntese med samtidig multiplikasjon, divisjon og faseforskyvning • Seksten globale klokkenettverk med lav skjevhet • Forenklet konfigurasjon, støtter lav- kostnadsstandarder • 2-pins auto-detect-konfigurasjon • Bred tredjeparts SPI (opptil x4) og NOR flash-støtte • MultiBoot-støtte for ekstern oppgradering med flere bitstrømmer, ved bruk av vakthundbeskyttelse • Forbedret sikkerhet for designbeskyttelse • Unik enhets-DNA-identifikator for designautentisering • AES bitstrømkryptering i XA6SLX75-, XA6SLX75T- og XA6SLX100-enheter • Integrert endepunktblokk for PCI Express-design (LXT) • Lavpris PCI®-teknologi support kompatibel med 33 MHz, 32- og 64-bits spesifikasjonen.• Raskere innebygd prosessering med forbedret, lavpris, MicroBlaze™ 32-bits myk prosessor • Bransjeledende IP- og referansedesign • Sterkt bilspesifikt tredjepartsøkosystem med IP, utviklingskort og designtjenester